| dc.creator | de Pablo,Santiago | |
| dc.creator | Cáceres,Santiago | |
| dc.creator | Cebrián,Jesús A | |
| dc.creator | Sanz,Francisco | |
| dc.date | 2010-01-01 | |
| dc.date.accessioned | 2019-04-24T21:27:28Z | |
| dc.date.available | 2019-04-24T21:27:28Z | |
| dc.identifier | https://scielo.conicyt.cl/scielo.php?script=sci_arttext&pid=S0718-07642010000200012 | |
| dc.identifier.uri | http://revistaschilenas.uchile.cl/handle/2250/58265 | |
| dc.description | Este artículo muestra la estrecha relación que existe entre los diagramas de estado algorítmicos (ASM charts) y los modernos lenguajes de descripción de circuitos, ambos empleados en el diseño de circuitos digitales. Se proponen sustanciales mejoras sobre la notación actual con el objetivo de desarrollar un compilador capaz de procesar automáticamente estos diagramas y generar el código VHDL o Verilog correspondiente. El uso de esta metodología facilita el aprendizaje del diseño de circuitos digitales a nivel de transferencia entre registros (RTL). El lenguaje gráfico propuesto es fácil de aprender y es entendido sin dificultad por estudiantes universitarios, quienes lo emplean como parte de la metodología de diseño para producir circuitos digitales sobre dispositivos reconfigurables tipo FPGA y CPLD. | |
| dc.format | text/html | |
| dc.language | es | |
| dc.publisher | Centro de Información Tecnológica | |
| dc.relation | 10.4067/S0718-07642010000200012 | |
| dc.rights | info:eu-repo/semantics/openAccess | |
| dc.source | Información tecnológica v.21 n.2 2010 | |
| dc.subject | gráficos ASM | |
| dc.subject | compilador | |
| dc.subject | metodología de diseño | |
| dc.subject | lenguajes de descripción | |
| dc.subject | nivel de transferencia de registro | |
| dc.title | Diseño de Circuitos Digitales a Nivel de Registro empleando Diagramas ASM++ | |
